ハードウェア・ロジックは、シングル・イベント・アップセット（SEU）が発生した場合に効果的に対処できない。
CMOSトランジスタの小型化、新材料の使用、システムオンチップ・アーキテクチャーなどの技術動向は、今後もますます拡大していく。
新材料の使用、システムオンチップ・アーキテクチャなどの技術動向は、システムのソフトエラーに対する感度を高め続けている。
ソフト・エラーに対するシステムの感度は、ますます高まっている。これらのエラーはランダムであり
その原因は、内部的なもの（インターコネクトの結合など）である場合もあれば、外部的なもの（宇宙線など）である場合もある。
(宇宙放射線など）。これらのソフト・エラーは本質的に永続的ではなく
と呼ばれる一時的なビット反転を引き起こす。
SEUは、荷電粒子が回路中の媒体を電離させることによってエネルギーを失ったときに発生する、回路の誘導エラーである。
電荷を帯びた粒子が、通過する媒体を電離することでエネルギーを失い、電子と正孔の対が後を引く。
SEUは、荷電粒子が通過する媒体を電離させることでエネルギーを失い、電子と正孔の対が残ることで引き起こされる誘導エラーである。このような障害が
このような故障がチップのセキュリティに敏感なモジュールで発生すると、チップのセキュリティ保証が損なわれる可能性がある。
チップのセキュリティ保証を損なう可能性がある。例えば
例えば、このような一時的な障害は、一般ユーザーをrootに変
をrootに変更するようなビット・フリップです。
The hardware logic does not effectively handle when single-event upsets (SEUs) occur.
Technology trends such as CMOS-transistor down-sizing, use of
new materials, and system-on-chip architectures continue to increase the
sensitivity of systems to soft errors. These errors are random, and
their causes might be internal (e.g., interconnect coupling) or external
(e.g., cosmic radiation). These soft errors are not permanent in nature
and cause temporary bit flips known as single-event upsets (SEUs).
SEUs are induced errors in circuits caused when charged particles lose
energy by ionizing the medium through which they pass, leaving behind a
wake of electron-hole pairs that cause temporary failures. If these
failures occur in security-sensitive modules in a chip, it might
compromise the security guarantees of the chip. For instance, these
temporary failures could be bit flips that change the privilege of
a regular user to root.