アクセス制御で保護された資産（保護されていないシャドウ・レジスタなど）への代替パスが保護されていない。
制御保護された資産（保護されていないシャドウ・レジスタや
など)への代替経路に保護がないため、攻撃者は、保護されていない資産への既存の保護を迂回することができます。
攻撃者は、プライマリパスに対してのみ実行される資産への既存の保護をバイパスすることができます。
をバイパスすることができます。
チップ内の資産は、あるインターフェイスを通じてアクセス制御
保護があるかもしれない。しかし、資産へのすべてのパスが
が保護されていない場合、攻撃者は別の経路から資産を侵害する可能性があります。
するかもしれません。これらの代替パスは
IPコア内部のシャドウ・レジスタやミラー・レジスタを経由することもできるし
コア内部のシャドウ・レジスタやミラー・レジスタを経由したり、他の外部インタフェースからIPコアやSoC
インターフェイスからIPコアまたはSoCへのパスである可能性があります。
UART、SMBUS、PCIe、USBなどの様々なインターフェースを持つSoCを考えてみよう、
SMBUS、PCIe、USBなど。アクセス制御が
SoC内部レジスタのアクセス制御がPCIeインターフェースにのみ実装されている場合、攻撃者はSoC内部レジスタを変更することができます。
攻撃者は別の経路でSoC内部レジスタを変更することができます。
を変更することができます。
UART、SMBUS、USB など。
あるいは、攻撃者は保護されていないインターフェイスを悪用することで
保護されていないシャドウ・レジスタを悪用することで、既存の保護を迂回できるかもしれません。
レジスタを悪用することで、既存の保護をバイパスすることができるかもしれません。シャドー・レジスタやミラー・レジスタは、通常
複数のアドレスからアクセスできるレジスタを指す。
レジスタを指す。エイリアスされた/ミラーされたアドレスに書き込んだり、そこから読み出したりすると、そのアドレスに書き込んだのと同じ効果がある。
アドレスへの書き込みや読み出しは、メイン・レジスタのアドレスへの書き込みと同じ効果を持つ。
に書き込むのと同じ効果がある。これらは通常
IPコアやSoCに実装され、特定のデータを一時的に保持する。これらのデータ
これらのデータは後にメイン・レジスタに更新され、両レジスタは同期する。
レジスタは同期する。もしシャドー・レジスタが
シャドウ・レジスタがアクセス保護されていない場合、攻撃者は単純にシャドウ・レジスタへのトランザクションを開始し、システムを危険にさらす可能性がある。
シャドー・レジスタへのトランザクションを開始し、システム・セキュリティーを脅かすことができる。
のセキュリティを侵害することになる。
The lack of protections on alternate paths to access
control-protected assets (such as unprotected shadow registers
and other external facing unguarded interfaces) allows an
attacker to bypass existing protections to the asset that are
only performed against the primary path.
An asset inside a chip might have access-control
protections through one interface. However, if all paths to
the asset are not protected, an attacker might compromise
the asset through alternate paths. These alternate paths
could be through shadow or mirror registers inside the IP
core, or could be paths from other external-facing
interfaces to the IP core or SoC.
Consider an SoC with various interfaces such as UART,
SMBUS, PCIe, USB, etc. If access control is implemented for
SoC internal registers only over the PCIe interface, then
an attacker could still modify the SoC internal registers
through alternate paths by coming through interfaces such
as UART, SMBUS, USB, etc.
Alternatively, attackers might be able to bypass
existing protections by exploiting unprotected, shadow
registers. Shadow registers and mirror registers typically
refer to registers that can be accessed from multiple
addresses. Writing to or reading from the aliased/mirrored
address has the same effect as writing to the address of
the main register. They are typically implemented within an
IP core or SoC to temporarily hold certain data. These data
will later be updated to the main register, and both
registers will be in synch. If the shadow registers are not
access-protected, attackers could simply initiate
transactions to the shadow registers and compromise system
security.